如今，單片機IC芯片的制造不斷追求更小化，以達到降低能耗、提高性能的目的。為了解決這一問題，新的芯片制造工藝設計應運而生，單片機IC芯片內部平面的結構變成了3D。運用單片機IC芯片設計圖加上設計好的加工工藝流程，加工過程中需要運用刻蝕機在晶圓上把復雜的3D圖形一層一層“堆疊”起來，實現單片機IC芯片的更小化。

芯片，本質上是一片載有集成電路（IC：Integrated circuit）的半導體元件，而IC設計就是在芯片上設計電路，用來實現邏輯功能以滿足客戶的特定需求，可以說，好的IC設計是后續芯片制造的基礎。

我們先來說一下單片機IC芯片的從設計到制造的大致流程。

先是單片機IC芯片的設計，包含電路設計—設計版圖—制作光罩；接著是晶圓生產，由晶圓裸片—利用光罩光刻—得到晶圓—測試后的晶圓；到芯片封裝，包含晶圓切割—芯片焊線—芯片封裝；最后是芯片測試，包含芯片成品測試—得到芯片成品。

所謂單片機IC芯片制程，就是晶體管中柵極的最小寬度，即柵長的數值，也就是我們經常看到的XX nm

單片機IC芯片除了要達到芯片設計的要求外，單片機IC芯片的制造不斷追求更小化，以達到降低能耗、提高性能的目的。而芯片的性能與電路中晶體管數量息息相關，單位面積上晶體管的數量又與芯片的制程緊密聯系。

　　隨著技術的不斷升級，柵極寬度越來越窄，當制程逼近20納米時，柵極對電流的控制能力會急劇下降，出現“電流泄露”問題；當制程逼近10納米后，漏電問題就會變得十分嚴重。而漏電率如果不能降低，CPU 整體性能和功耗控制就會變得十分不理想。

　　為了解決這一問題，新的芯片制造工藝設計應運而生，典型的代表就是鰭式場效應晶體管 (FinFET：Fin Field-Effect Transistor)。這種新的晶體管設計使得單片機IC芯片內部平面的結構變成了3D。

柵極形狀的改制使得接觸面積增大了，這在減少柵極寬度的同時能夠降低漏電率，并且讓晶體管的空間利用率大大增加。

現在，有了IC設計圖，也有方法減小更小制程帶來的漏電問題，接下來要做的，就是設計好加工的工藝流程，也就是在晶圓上把復雜的3D圖形一層一層“堆疊”起來。

　在芯片的實際制造過程中，步驟會因為不同的材料和工藝而有所差異，不過大體上皆采用這樣的類似工藝過程，于是就需要用到光刻機和刻蝕機。

首先，在晶圓表面沉積一層薄膜，緊接著再涂敷上光刻膠（光阻），這時候光刻機會按照設計好的IC電路對應制造的掩膜版（光罩）將光束打在不要的部分上，這一部分的光刻膠就會變質然后被化學藥劑清洗除去。

這之后，刻蝕機要按照光刻機“描繪”出來的線路進行更深入的微觀雕刻，刻出溝槽或接觸孔，然后，光刻膠被除去。

為了保證每次往上“堆疊”新電路的過程都能順利準確地進行，刻蝕機的加工精度必須非常高，要達到納米級。以16納米制程的CPU來說，刻蝕過程的加工尺度為普通人頭發絲的五千分之一，而加工的精度和重復性的誤差更需要控制在這一數值的十分之一以下。

綜上所述，刻蝕機是推進單片機IC芯片開發趨向更小化，降低能耗，提高性能的重要設備之一。